Electronics Information Service

組込みシステム技術者向け
オンライン・マガジン

MENU

SOLUTION

ケイデンス、フルチップタイミング制約検証およびCDCサインオフを最速で実現する新製品Conformal Litmusを発表

2019.7.19  3:09 pm

次世代のタイミング制約サインオフおよびCDCサインオフソリューションによりTATを最大で10倍高速化し、タイミングサインオフ精度100%を実現

ケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下、ケイデンス)は、7月19日(米国現地時間)、タイミング制約およびCDC (クロックドメインクロッシング) のサインオフ検証環境を提供する次世代ソリューションCadence® Conformal® Litmusを発表しました。

これにより設計サイクルタイム全体を短縮し、複雑なシステムオンチップ (SoC) デザインのシリコン品質を向上します。Conformal Litmusにより、タイミングサインオフ精度100%、そして従来世代のソリューションと比較してTATを最大10倍高速化することが可能です。Cadence Conformal Litmusの詳細な情報については、www.cadence.com/go/conformallitmusprをご参照ください。

新製品Conformal Litmusが提供する機能は以下の通りです。

・業界初のサインオフスタティックタイマー統合: Conformal Litmusはサインオフ検証Tempus Timing Signoff Solutionのタイマーを統合しており、デザインや制約のモデリングをサインオフレベルで高精度に行うことが可能となり、RTL (Register-Transfer Level) で100%のサインオフ精度を提供します。
・CDC構造のサインオフ: RTLの早期設計からインプリメンテーションまでフロー全体で、デザインのCDC構造を検証します。高性能な解析およびレポート機能により、迅速なサインオフ環境を提供し、デザインスケジュールを数週間から数か月短縮することも可能です。
・タイミング制約サインオフ: ブロックレベルで制約の正確性および完全性をチェックし、SoCインテグレーションレベルでは階層ブロック対トップの整合性チェックが可能です。Conformal Litmusは疑似エラーなど設計者にとって不必要な情報が削減された高精度なレポートを生成するので、デバッグ時間を短縮し、サインオフ品質の制約を迅速に作成することが可能になります。
・マルチCPUでの並列実行: 複数CPUコアを活用し検証を並列に実行することにより、従来ソリューションと比較しTATを1/10に短縮可能です。

ケイデンス コメント
Chin-Chi Teng(Senior vice president and general manager in the Digital & Signoff Group):
「今日の複雑なデザインにおいて、開発コストを抑えながら厳しい開発スケジュールに向けてSoCの実現を加速することが益々困難になっています。新製品Cadence Conformal Litmusは、タイミング制約およびCDCのサインオフにより、信頼性の高い高品質デザインをスケジュールに合わせてテープアウトすることを可能とする革新的な機能をお客様に提供します。」
Conformal Litmusは、ケイデンスの広範なデジタル設計およびサインオフフルフロー製品ポートフォリオの構成要素で、設計の予見性をさらに向上し、デザインクロージャーへの最速パスを提供します。ケイデンスのIntelligent System Design™戦略を支え、お客様は完成度の高いIPおよびSoCデザインを開発することが可能になります。

ルネサスエレクトロニクス社コメント
岡部 秀之氏(IoT・インフラ事業本部 共通EDA技術開発統括部 デジタル設計技術部 部長)
「Cadence Conformal Litmusソリューションの並列処理アーキテクチャーにより、5千万インスタンス規模のデザインを10時間以内で処理することができました。私たちが求めている精度、処理時間、高速なデバッグ機能を提供してくれるケイデンスの新しいソリューションにより、フロントエンド設計チームとバックエンド設計チーム間における設計制約に関する繰り返しを最小限にとどめ、テープアウト期間を短縮できることを期待しています。」

Invecas社コメント
Vikram Kuralla氏 (Director of engineering)
「我々は、デザインの複雑性とコストが高まる一方で開発サイクルの短縮が要求されるASICの設計者に対して、シリコン実証済みのIP、およびロバストな設計手法を提供し、シリコン設計を一度で成功できるようにすることを目指しています。我々が開発するIPやASICには、ハンドシェイク同期、バス同期、FIFOを含め、非常に複雑なCDC構造が含まれています。CDC検証を任せられたエンジニアは設計意図に関する知識を持たないことが多いため、CDCサインオフが煩わしいものになる傾向があります。Cadence Conformal Litmusは、網羅的な解析を実行し、結果を非常に直観的な方法で示してくれます。また、CDC設計意図およびRTLにおけるタイミング制約チェックを理解するために必要な情報をすべて提供してくれます。これにより、迅速なCDCサインオフが可能となり、スケジュールが大幅に短縮されます。」

NSITEXE社コメント
阿部 信氏(開発部 プロセッサ開発室 室長)
「我々は、車載、産業など様々なアプリケーションに向けた高効率で高品質な半導体IPの開発、ライセンス供与を行っています。我々は、自社のIPを確実かつ詳細に検証し、早期に提供する必要があります。 この目的を実現するためにCDCサインオフは大変重要なステップです。Cadence Conformal Litmusを評価し、CDC機能、特に高性能な解析およびレポートに感銘を受けました。これにより、デザイン内のCDC同期スキームにおいて不足、無効および不正確な部分を迅速に特定することが可能となります。直観的な診断機能によってCDCサインオフプロセスを大幅に加速してくれるものと期待しています。」

■日本ケイデンス・デザイン・システムズ社
 http://www.cadence.co.jp

配信広告
配信広告