ケイデンスがTSMC N5、N3プロセステクノロジー向けPCI Express 5.0 IP新製品を発表

ハイパースケールコンピューティング、ネットワーク、ストレージアプリケーションを対象とする超低消費電力の長距離伝送用ハイパフォーマンスPCIe 5.0 IP

ケイデンス・デザイン・システムズ社（米国カリフォルニア州サンノゼ市）は、5月24日 米国現地時間、PCI Express® (PCIe®) 5.0仕様に対応するCadence® IPがTSMCのN5プロセステクノロジーで利用可能になったことを発表しました。
　　　
また、TSMC N3プロセステクノロジーに向けた次期バージョンが2022年初めにテープアウトされる予定です。ハイパースケールコンピューティング、ネットワークアプリケーションを対象とするN5プロセスで開発中のSoC（システムオンチップ）デザインに関して大手顧客との協業を進めています。ケイデンスのPCIe 5.0対応IP新製品は、超高帯域ハイパースケールコンピューティング、ネットワーク、ストレージアプリケーション向けSoCを対象とするPHY（物理層）、コンパニオンコントローラ、検証IP (VIP) で構成されます。お客様は、ケイデンスのPCIe 5.0アーキテクチャー向けPHYおよびコントローラを含むサブシステムを活用することにより、電力効率に優れたSoCを短期間で開発することができます。
　　　
ケイデンスのPCIe 5.0対応IPは、電力効率を最適化するインプリメーションを実現することが可能です。大手顧客の評価では、最大データ転送速度32GT/s（giga transfers per second）、および低インサーションロスで業界において最高レベルの低消費電力を達成できることが実証されています。ケイデンスにおいて実証済みのN7/N6シリコンを活用して開発されたN5デザインは、1クロックレーンですべての動作条件に対応する最大512GT/sの消費電力最適化ソリューションを提供します。
　　　
Compute Express Link™ (CXL™)に対応するケイデンスの低レイテンシーController IPと共に、PCIe 5.0向け PHY IPを使用することによって、プロセッサー、ワークロードアクセラレーター、メモリーブースター向けキャッシュコヒーレントインターコネクト、および広範なEthernetプロトコルに対応する新しいアプリケーションの開発を可能にします。これにより、同じIPをネットワーク関連アプリケーションに使用する必要のあるシステムにおいて柔軟なユースケースを提供します。ケイデンスはPCIe 5.0サブシステム相互運用テストの最前線におり、大手PCIeテスト機器ベンダーとプロトコルおよび電気的コンプライアンスについて協業しています。
　　　
・TSMC社コメント
Suk Lee氏 (Vice president of the Design Infrastructure Management Division)
「ケイデンスがIP製品群を拡大し、TSMCの先端プロセスノード上でPCIe 5.0プロトコルに対応したことを喜ばしく思います。ケイデンスとの緊密な協力関係により、TSMCの先端技術を活用した最先端の設計ソリューションを提供することが可能になり、両社の顧客が厳しい消費電力や性能に対する要求を満たし、シリコンイノベーションを加速させることができます。」
　　　
・VIAVI Solutions社コメント
Tom Fawcett氏 (Vice president and general manager, Lab & Production Business Unit)
「ケイデンスはPCIe 5.0向けPHYおよびコントローラーテストチップにより、Xgig ExerciserおよびAnalyzerプラットフォームのコンプライアンステストにおいて堅牢なパフォーマンスを実証しました。ケイデンスのような明確なビジョンを持つ業界のリーダー企業との協業は、新しいプロトコルの迅速な導入に向けて自信を持ってエコシステムを構築する上で大変重要です。」
　　　
・PCI-SIGコメント
Al Yanes氏 (President and chairman)
「ケイデンスは、長年にわたるPCI-SIG®メンバーとして、業界におけるPCIeテクノロジーの導入を促進する上で大変重要な役割を果たしています。ケイデンスは、最新規格の広範な展開を実現する会員企業として、常にPCIe IPの開発に投資し、革新をもたらしています。」
　　　
・ケイデンス・コメント
Sanjive Agarwala (Corporate vice president and general manager of the IP Group)
「お客様は、IP単体ではなく、開発期間を短縮し、最終製品の展開を加速する最先端のトータルソリューションを強く求めています。今回TSMCのN7/N6、N5、N3テクノロジーに向けた高性能IP製品群に超低消費電力PCIe 5.0ソリューションを追加することにより、このニーズを満たすことができます。TSMCとの密接な協業によって、TSMCの最先端プロセスに向けた先端IPの開発を確実に継続することができます。我々は、10年以上にわたり業界をリードするPHY IPの主要ベンダーであり、業界でもっとも経験のあるPHY設計チームです。今回 PCIe 5.0向け超低消費電力ソリューションを開発できたことにより、高性能な製品を開発するお客様に向けて、エンジニアリングチームによる革新的な技術を実証することができました。」