IoT時代に求められるネットワークマルチポートTSNが実現できるFPGAキット

ポジティブワンが「FPGA M-TSNキット」の販売を開始

ポジティブワン株式会社は、IoT時代に求められるネットワークマルチポートTSNが実現できる「FPGA M-TSNキット」の販売を開始いたします。
　　
FPGA M-TSNキットは、マルチポート 時間依存型ネットワーク（M-TSN）スイッチIPは、機器に時間依存型ネットワークを導入するためのオールインワンソリューションを必要とするすべての顧客向けのSoC-eソリューションです。
　　
M-TSNスイッチIPは、アプリケーションに応じて最適に実装できます。単純な2ポートTSNアダプターから複雑なマルチポートスイッチに生成するように構成できます。設計者は、他のパラメータの中で、FPGAセクションに実装されたスイッチのポート数とメモリ配分を選択できます。この構成全体は、ザイリンクス製Vivadoツールを使用してグラフィカルに行われます。M-TSNスイッチIPは、この M TSNキットを使用して評価できます。
　　
このキットは、 M-TSNスイッチIPをテストするだけでなく、高度なハンズオンTSNもサポートするように設計されています。TSNネットワークセットアップを実行する準備ができている2つのボードで構成されています。

　　
M-TSNキット・サンプル構成
キットには2つのバージョンがあり、1つはザイリンクス製Zynq Ultrascale + MPSoCに基づいており、もう1つはZynq-7000 SoC（PCIe NICバージョン）に基づいています。これらの設計に含まれる主な要素は次のとおりです。
　　
・PSセクション： SoCの処理システムセクション
・PLセクション： SoCのプログラマブルロジックセクション
　　
TSNトラフィックジェネレータ：制御されたスループットでさまざまなクラスのイーサネットトラフィックを生成できるHDLブロック。さらに、Time Aware Shaperを統合して、トラフィックジェネレーターブロックによって生成される従来のイーサネットトラフィックをスケジュール可能です。
　　
TSNアダプタ： SoCのプロセッサセクションの標準イーサネットMACによって管理される従来のイーサネットトラフィックをスケジュールするためのTime Aware Shaperの実装を担当するHDLブロックです。
　　
M-TSNスイッチIP： 6ポートTSNスイッチ。これらのポートは、2つの内部ポートと4つの外部ポートとして分散されます。
　　
キットに含まれるデモは、TSN機能（同期、シェーパーなど）の有効化と無効化の効果をテストするために、いくつかのテストに分割されています。各構成のスイッチのパラメーターは、通常のWebブラウザーで表示および編集できます。次のスクリーンショットは、このインターフェースの例を示しています。
　　
　　
開発キット
（1）MTSN Kit（MPSoCバージョン）
　・2xTSN評価設計がプリロードされたSMART mpsocボード
　・2x SMART mpsoc電源
　・8xトライスピードイーサネット銅線SFP
　・2x USBケーブル
（2）MTSN Kit（PCIe NICバージョン）
　・TSN評価設計がプリロードされた2x PCIe NICボード
　・6xトライスピードイーサネットカッパーSFP
　　
　　
▼関連リンク
ポジティブワン株式会社　https://www.positive-one.com