ケイデンスが業界トップクラスの性能を実現するシリコン実証済みのTSMC N5向け22Gbps GDDR6 IPを発表

ケイデンス・デザイン・システムズ社（本社 米国カリフォルニア州サンノゼ市、以下ケイデンス）は、11月15日（米国時間）、GDDR6対応IPがTSMCのN5プロセス上で実証され、これまでの16Gbpsを上回る性能を実現したことを発表しました。
　　　　　
ケイデンスのGDDR6 IPは、ハイパースケールコンピューティング、5G通信、自動車、コンシューマーなどの超高帯域幅メモリアプリケーションをターゲットとしており、ケイデンスのPHYおよびコントローラ設計IPと検証IP（VIP）で構成されています。GDDR6は、特にAIの推論アプリケーションの増加により急増するAI/ML（人工知能/機械学習）チップのメモリインターフェイスに適しています。GDDR6メモリに接続するこれらのチップの設計にケイデンスとTSMCの技術を使用することで、開発の加速およびリスクの低減を図ることができます。
　　　　　　
ケイデンスのTSMC N5向けGDDR6 IPは22Gbpsで動作し、ケイデンスの以前の16Gbpsデザインと比較し37%高速で、DDR5 や LPDDR5 などの他の最新世代規格の2倍以上のデータレートを実現します。アーキテクチャの改良により、あらゆる動作条件下でピンあたり最大22Gbit/sec、チップあたり704Gbit/secの帯域幅を実現し、動作電力、アイドル電力を削減するとともに、低BER（ビットエラーレート）により高い信頼性と広い帯域幅を実現しました。またGDDR6コントローラIPは、ケイデンスのDDRコントローラ設計を継承し、様々な性能と信頼性を提供します。
　　　　　
TSMC社コメント
Dan Kochpatcharin氏（Head of Design Infrastructure Management Division）
「TSMCのN5プロセス・テクノロジーに向けて開発されたケイデンスの最新GDDR6 IPは、TSMC N7、N6、12nm FinFET Compact（12FFC）プロセス向けのケイデンスの以前のソリューションと比較して大幅な性能向上を達成しました。ケイデンスの先進的なIPソリューションとTSMCの先進的なプロセス技術を組み合わせた今回の協業の結果、AI/ML、ハイパースケール、その他の演算量の多いアプリケーションに向けた新しいチップを実現することが可能になりました。」
　　　　　
ケイデンス・コメント
Sanjive Agarwala（corporate vice president and general manager of the IP Group）
「ケイデンスは、お客様の進化する設計要件に対応できるように、IP ポートフォリオの拡充に努めています。設計者の皆様は、TSMCのN5プロセスに向けたケイデンスのGDDR6 IPが提供する高い帯域幅を、自信を持って実現していただけます。TSMCのN5プロセス上で22GbpsのDRAMデータレートを実現した改良版GDDR6 PHYおよびコントローラ設計IPは、TSMCの先進プロセスノードにおけるGDDR6ファミリIPの中で最も高速なものです。」
　　　　　　
GDDR6 IPは、先進プロセスノード上で開発されるシステムオンチップ（SoC）の設計を可能にするケイデンスのIntelligent System Design™戦略をサポートします。
ケイデンスのGDDR6向けIPに関する詳細
www.cadence.com/go/gddr6ip
　　　　　
ケイデンス
cadence.com