Electronics Information Service

組込みシステム技術者向け
オンライン・マガジン

MENU

SOLUTION

ケイデンスがArmと協業、ハイパースケールコンピューティングおよび5G通信向けSoCの開発を加速

2021.4.28  5:41 pm

前世代のArm Neoverse N1プラットフォームおよびケイデンスツールを使用したサーバー大手企業における7nmシリコン製造の成功をベースに協業を拡大

ケイデンス・デザイン・システムズ社(米国カリフォルニア州サンノゼ市)は、4月27日(米国現地時間)、ケイデンスのツールおよびArm®のサーバークラス新製品Arm Neoverse™ V1、Neoverse N2プラットフォームを使用したハイパースケールコンピューティングおよび5G通信向けSoC開発の加速に向けてArmとの協業を拡大したことを発表しました。
   
ケイデンスは、7nmプロセステクノロジー上で第1世代のArm Neoverse N1プラットフォームおよびケイデンスのデジタル設計および検証ツールを使用した過去の大手顧客のシリコン開発の成功に基づき、Arm Neoverseの最新プラットフォームの導入を促進できるようデジタル設計フルフローおよび検証フルフローを最適化しました。ケイデンスは、PPA (Power, Performance, Area) の最適化および生産性の向上を実現する5nmおよび7nm向けの包括的なRTL-to-GDSデジタル設計フルフローRapid Adoption Kits (RAK) を提供しています。
   
ケイデンスのArmベース設計検証ソリューションに関する詳細についてはwww.cadence.com/go/cadencearmsolsをご参照ください。
   

■デジタル設計フルフローRAK
ケイデンスの統合デジタル設計フルフローは、Neoverse V1の実装において5nmプロセス上で4GHzのパフォーマンスを既に実証しており、Neoverseプラットフォームの最大の特長であるパフォーマンスに最適化を実現します。3D-ICチップレットなど先端ノードデザインに取り組むお客様は、ケイデンスの新たな5nmおよび7nm向けRAKを使用し、データセンターサーバークラスCPUをさらに効率的に実装することが可能です。ケイデンスの RTL-to-GDS RAKには、Genus™ Synthesis Solution、Modus DFT Software Solution、Innovus™ Implementation System、Quantus™ Extraction Solution、Tempus™ Timing Signoff SolutionおよびECO Solution、Voltus™ IC Power Integrity Solution、Conformal® Equivalence Checking、Conformal Low Powerが含まれます。
   
ケイデンスのデジタル設計フルフローは、以下の機能を提供し、5nm、7nmにおけるサーバークラスデザインを加速します。
   
・ケイデンスのiSpatialテクノロジーは、設計予測性を向上する統合インプリメンテーション設計フローを提供し、より迅速なデザインクロージャーを実現します
・統合されたTempus Timing解析とVoltus IR Drop解析により、パワーを考慮した真のタイミングサインオフおよび最適化を実現し、より信頼性の高いデバイスの提供を可能にします
・Tempus ECOオプションは最適なPPAを達成するためのパスベースの最適化により、精度の高いサインオフレベルでのデザインクロージャーを提供します。
   
■検証フルフローおよびエンジン
5nm上で4GHzのパフォーマンスをすでに実証しているケイデンスのデジタル設計フルフローのメリットに加え、Arm NeoverseベースのSoCを開発する企業は、ケイデンスの検証フルフローを使用することによって、最高のSoCレベル検証スループットを実現可能です。特に、Cadence System VIPソリューションは、チェッカー、検証プラン、トラフィックジェネレーターにより強化され、Arm NeoverseベースのSoCのキャッシュコヒーレンシ、パフォーマンス、Arm SystemReady互換性の検証をサポートします。Xcelium™ Logic Simulation、Palladium® Z1 Emulation、Protium™ X1 Prototyping、JasperGold® Formal Verificationなどケイデンスのあらゆる検証エンジンはSystem VIP拡張機能により強化され、Arm NeoverseベースのSoC向けの包括的なSoCレベルの検証フローを提供します。
   
■Arm社コメント
Chris Bergey氏 (SVP and GM of Infrastructure)
「現在のインフラ開発においては、次世代のハイパフォーマンス・コンピューティングやクラウドからエッジまで幅広いワークロードを管理するために、より高いパフォーマンスと電力効率が必要とされています。ケイデンスとの協業により、Arm Neoverseベースのソリューションに向けてケイデンスのデジタルおよび検証設計フルフローが最適化されたことにより、お客様は最適なPPAで最先端の製品を開発することができます。」
   
■ケイデンス・コメント
Dr. Chin-Chi Teng (Senior vice president and general manager in the Digital & Signoff Group)
「Armとケイデンスには、最新プラットフォームのNeoverseV1、Neoverse N2を含め、Armの様々な IP開発に関して協業してきた長い歴史があります。Neoverse N1プラットフォームのお客様の過去の成功を評価することにより、Armの最新インフラプラットフォームに関しても高周波数、低消費電力、高品質なサーバークラスデザインの開発をサポートするケイデンスのデジタルおよび検証設計フルフローを最適化することに成功しました。新しい5nmおよび7nm 向けRAK、System VIPツールにより、データセンターや5Gインフラを開発されるお客様は、迅速に革新的なシリコンソリューションをスケジュール通りに実現することが可能になります。」
   
ケイデンスのデジタル設計フルフローは、デザインクロージャーへの最速パスと優れた設計予測性を提供します。ケイデンスの検証フルフローは、クラス最高レベルの検証エンジン、検証ファブリックテクノロジおよびソリューションによって構成されており、検証のスループットを向上します。ケイデンスのフローは、ケイデンスのIntelligent System Design™戦略を支えるものであり、完成度の高いデザインを開発することを可能にします。

配信広告
配信広告