Electronics Information Service

組込みシステム技術者向け
オンライン・マガジン

MENU

SOLUTION

ケイデンスのカスタム/AMSフローがSamsung Foundryの早期設計開始3nm先端プロセス技術向けに認証を取得

2020.10.30  4:07 pm

Samsungとケイデンスが協業し、次世代の車載、モバイル、データセンター、人工知能 (AI)、新アプリケーション設計に向けた統合フローを実現

ケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市)は、10月28日(米国現地時間) 、ケイデンスのカスタムおよびアナログ/ミックスシグナル (AMS) IC設計フローが、Samsung Foundryの早期設計開始3nm GAAプロセス技術において認証を取得したことを発表しました。
  
この認証により、ケイデンスとSamsung Foundryのお客様は、高度に自動化された回路設計、レイアウト、サインオフ、検証フローにアクセス可能となり、3nmにおける車載、モバイル、データセンター、人工知能 (AI)、新アプリケーションの設計を効率よく実行することが可能となります。
  
ケイデンスの自動化されたカスタムおよびAMSフローは、ケイデンスのIntelligent System Design™ 戦略を支えるものであり、卓越した完成度の高いSoCを開発することを可能にします。Samsung の3nmプロセス技術に対応する ケイデンスのカスタムおよびAMSフローの詳細については、www.cadence.com/go/CadenceSamsungAMS3nmをご参照ください。
  
3nm GAAプロセスにおける設計において、Cadence Virtuoso®レイアウトフローの高度な自動化および統合環境により、迅速なデザインクロージャーを実現し、イタレーションを削減します。本フローのケイデンスツールには、Cadence Spectre® Accelerated Parallel Simulator (APS) で開発された高性能、クラス最高の解析および検証機能など、デジタル処理アナログデザインに適した重要な機能を搭載しています。さらに、Innovus™ Implementation SystemおよびCadenceデジタルツールが、Samsungの3nmプロセスノードに対応したことにより、さらに大規模で複雑なデジタルブロックを実装可能となります。
  
Samsung Foundryに認証されたカスタムおよびAMSフローには、Virtuoso ADE Suite、Virtuoso Schematic Editor、Virtuoso Layout Suite、Virtuoso Layout Suite Electrically Aware Design (EAD)、Spectre X Simulator、Voltus™-Fi Custom Power Integrity Solution、 Quantus™ Extraction Solution、Litho Physical Analyzer (LPA)、LDE Electrical Analyzer (LEA)、 Innovus Implementation System、Pegasus™ Verification Systemが含まれます。主要な機能は以下の通りです。
  
  
・スケマティック図のマイグレーション: Cadence Virtuoso Automated Layout Enhancerフレームワークを使用して自動でマイグレーション可能
  
・回路設計および検証: スタティック/ダイナミックな回路チェック、DC/TRAN/C/STBコーナーシミュレーション、過渡ノイズシミュレーション、モンテカルロシミュレーション、高歩留まり見積もり、周期的定常状態 (PSS)、周期的小信号 (PNOISE)、経年劣化、IRドロップ、エレクトロマイグレーション (EM-IR) 解析を実行することにより、回路性能および信頼性を検証可能
  
・アナログレイアウト: コンストレイントドリブンな自動化フロー、WSP (Width Spacing Patterns) 対応のRow-Basedデバイス配置配線、WSPおよびPin-to-Trunk機能を備えた自動配線、EADにより電気的に正しいデザインを実現してイタレーションを削減、サインオフデッキおよびPegasus Verification Systemのインタラクティブ機能によるレイアウト実行時のDRC検証、自動デジタルブロック実装により、生産性を向上
  
・物理検証およびサインオフ: Quantusで抽出した寄生素子の詳細DSPF (Standard Parasitic Format)、フルチップDRC、Pegasus検証を使用したLVS (Layout versus Schematic) サインオフおよびカラー分解、LPAを使用したDFMパターンマッチングチェックによりプロセスのホットスポットの検出と訂正、歩留りの向上により、Spectre X Simulatorでポストレイアウトシミュレーションを実行
  
・カスタムデジタルおよび配置配線デジタルレイアウト: プロセスデザインキット (PDK) techfileがミックスシグナルOpenAccessに対応し、VirtuosoプラットフォームとInnovus Implementationのシームレスな相互運用が可能。カスタムデジタルメソドロジーを使用してデジタルブロック実装を行う場合、VirtuosoプラットフォームでWPR (WSP Power Routing) によりpower meshを実行し、Virtuosoカスタム配置によりRow-Based自動標準セル配置を実行した後、デジタル配線実行のためInnovus Implementationにデータを取り込み。純粋なデジタルブロックは、すべてInnovus Implementationに実装し、Virtuosoプラットフォームに戻して統合可能
  
  
Samsung Electronics社コメント
Sangyun Kim氏 (Vice President of Foundry Design Technology Team):
「我々は、ケイデンスのAMSツールとフロー全体を検証し、3nm GAAプロセス技術の要件を満たしていることを確認しました。この高性能フローは、すぐに利用可能で、Samsung Electronicsとケイデンスの協業における重要なマイルストーンを示すものです。このステップにより、高度な設計機能をお客様に提供するため、生産性を向上し市場の課題に対応可能となります。」
  
ケイデンス コメント
KT Moore (Vice president, product management in the Custom IC and PCB Group):
「Samsungとの協業により、3nm GAAにおいて統合AMSフローの認証を取得し、次世代デザインの進歩を引き続き促進します。ケイデンスの主力VirtuosoおよびSpectre プラットフォームをベースに開発された本フローにより、非常に効率よくAMSデザインを実現し、お客様は車載、AI、5Gを含む新しいエンドマーケットのニーズを満たしながら迅速に複雑な3nmデザインを完了できます。」

配信広告
配信広告