2017年8月8日 プレスリリース

ケイデンスのデジタル設計、サインオフおよびシステム機能検証ソフトウェア各製品群が Arm Cortex-A75 CPU、Cortex-A55 CPU、Arm Mali-G72 GPUに対応

・ケイデンス、Armベース設計の開発に向けた7nm対応のRapid Adoption Kits (RAK)を提供
・最適化されたRTL-to-GDSフローを提供するケイデンスRAKにより、Arm IPを利用する設計者はさらに迅速な市場参入が可能
・ケイデンスのシステム機能検証ソフトウェア製品群を最適化し、Armベース設計の検証生産性を向上

 

 

ケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下、ケイデンス)は8月7日(米国現地時間) 、ケイデンスのデジタル、サインオフソリューションおよびシステム機能検証ソフトウェア製品群Cadence® Verification Suiteを最適化し、プレミアムモバイル、機械学習、コンシューマ機器向けに提供される最新プロセッサArm® Cortex®-A75 CPU、Cortex-A55 CPU、及びArm Mali™-G72 GPUに対応したことを発表しました。


ケイデンスは、Armの最新プロセッサの導入を加速するため、Cortex-A75 CPU、Cortex-A55 CPU、及びMali-G72 GPU向けの7nm対応Rapid Adoption Kits (RAK)を提供します。さらに、CPU間で共有される level 3 キャッシュを提供するDynamIQ Shared Unit (DSU)にも対応します。


既に先行ユーザは、最新のArm CortexおよびMaliプロセッサを搭載した複雑なシステムオンチップ(SoC)のテープアウトに向けて、ケイデンスのデジタル、サインオフフローおよびCadence Verification Suiteを使用しています。


Arm Cortex-A75、Cortex-A55およびMali-G72プロセッサに対応するケイデンスのデジタル、サインオフソリューションの詳細については、www.cadence.com/go/dandsarmraks7nm をご覧ください。

Arm Cortex-A75、Cortex-A55およびMali-G72プロセッサを使用したArmベース設計を実現するケイデンスのシステム機能検証ソフトウェア製品群Cadence Verification Suiteの詳細については、www.cadence.com/go/vsuitearm7nm をご覧ください。

 


ケイデンスRAKにより、7nm設計のフィジカルインプリメンテーション、サインオフおよび検証が加速され、設計者はモバイル機器やコンシューマ機器をより早期に市場に送り出すことが可能になります。ケイデンスは、新しいRAKを提供するとともに、Armとケイデンスの長年にわたる協業に基づくArm IPインプリメンテーションに関する専門的なテクニカルサポートも提供します。


ケイデンスのデジタル、サインオフツールは、Armの7nm IPライブラリー向けのスクリプト、フロアプラン例やドキュメントを含む各種RAKを使用し、最適なPPA (Power, Performance, Area) 結果を提供するように設定されています。

 

RAKには、包括的なケイデンスのRTL-to-GDSフローを構成する以下のデジタル、サインオフツールが搭載されています:
・Innovus™ Implementation System: 統計的オンチップばらつき (SOCV) の伝播および最適化により、7nm設計向けの最適なタイミングクロージャー、Power、Areaを実現
・Genus™ Synthesis Solution: 最新の7nm先端ノード要件すべてに対応し、Innovus Implementation Systemと共にデザインクロージャーを提供するRegister-transfer level (RTL) 合成
・Conformal® Logic Equivalence Checking (LEC): インプリメンテーションフロー実行時に、ロジック変更やECO (engineering change order)の等価性を保証
・Conformal Low Power: 低消費電力設計の等価性検証を論理構造検証および機能検証と組み合わせ、デザインのコンテキストに対するパワーインテントの作成と妥当性確認を行うことで、電力効率のよい設計のフルチップ検証を実現
・Tempus™ Timing Signoff Solution: サインオフレベルの精度で、フィジカル設計を考慮したクリティカルパスのタイミング最適化を実現し、テープアウトへの最速パスを提供
・Voltus™ IC Power Integrity Solution: インプリメンテーションやサインオフ検証実行時に、スタティックおよびダイナミック解析を行い、最適なパワー・ディストリビューションを保証
・Quantus™ QRC Extraction Solution: 7nm先端ノード要件をすべて満たし、最終シリコンとの高い相関性を保証する抽出ソリューション

 

Armベース設計向けに最適化されたケイデンスのシステム機能検証ソフトウェア製品群Cadence Verification Suiteには以下のツールが含まれています:
・JasperGold®フォーマル検証プラットフォーム: Arm AMBA®プロトコル向けフォーマル検証をはじめとするIP検証およびサブシステム検証に対応
・Xcelium® Parallel Logic Simulation: 実製品への適用実績を持つマルチコア・シミュレーションを提供し、ArmベースSoCの開発及び検証を高速化
・Palladium® Z1エンタープライズ・エミュレーションプラットフォーム: Arm Fast Modelsを統合するハイブリッドテクノロジをサポートすることで、OSおよびソフトウェアの立ち上げ検証を最大で50倍高速化し、ソフトウェアのテストを最大で10倍高速化、さらに低消費電力設計向けのDynamic Power Analysisテクノロジを提供
・Protium™ S1 FPGAベース・プロトタイピング検証プラットフォーム: Palladium Z1エンタープライズ・エミュレーションプラットフォームと統合され、Arm DS-5と組み合わせることにより、シリコン開発前に組み込みソフトウェアをデバッグできる環境を提供
・vManager™ Planning and Metrics: JasperGoldフォーマル検証、Xceliumシミュレータ、Palladium Z1プロトタイピング、検証IPソリューションに対応するメトリクス・ドリブン検証によりArmベースSoCの検証を収束
・Perspec™ System Verifier: Armv8アーキテクチャー向けのPSLib (Portable Stimulus Library) を使用したソフトウェア開発ベースのテストシナリオ検証環境を提供、通常の手作業によるテスト開発と比べて生産性が最大10倍向上
・Indago™ Debug Platform: ハードウェアとソフトウェア協調デバッグ向けに、Arm CPUと同期したRTL設計、テストベンチ、組み込みソフトウェアデバッグ機能を提供
・Cadence Verification Workbench: Arm Socrates™ 環境とパッケージ化されたArmv8 IPおよび検証IPを統合し、SoCの統合検証およびUVMテストベンチアセンブリーを高速化
・Cadence Interconnect Workbench: Arm CoreLink™ インターコネクトIPベースのシステムに対して、Xcelium シミュレータ、Palladium Z1プロトタイピングプラットフォーム、検証IPと組み合わせた高速なインターコネクト性能解析および検証環境を提供
・Verification IP Portfolio: Arm AMBA interconnectを含め各IPおよびSoCの検証を実現、Xcelium シミュレータ、JasperGold フォーマル検証、Palladium Z1 プロトタイピングに対応

 

 

Arm社コメント
Nandan Nayampally氏 (vice president and general manager, Compute Products Group):
「Cortex-A75およびCortex-A55 CPUは、エッジからクラウドに至る分散インテリジェンス環境を提供し、さらにMali-G72 GPUと共に使用することにより、消費者が様々なデバイスを通して魅力的なグラフィックアプリケーションを楽しむ環境を実現します。新しいデジタル・インプリメンテーション、サインオフソリューションをベースに開発されたRAK及び最適化されたCadence Verification Suiteの提供に向けたArmとケイデンスの継続的な協業によって、私たちの共通のお客様は、次世代の製品開発に向けて自社の差別化ソリューションを迅速に統合、強化することが可能となります。」

 

ケイデンス・コメント
Anirudh Devgan (Executive vice president and general manager of the Digital & Signoff Group and the System & Verification Group):
「我々は、ケイデンスの先進的なデジタル・インプリメンテーション、サインオフソリューション、検証ソリューションを新しいArm CPUおよびGPU向けに最適化するために、Armと緊密に協業してきました。お客様は7nmモバイルおよびコンシューマ向けの設計を効率よく開発することが可能です。最先端のArmベース製品の開発にRAK及びCadence Verification Suiteを利用されるお客様は、最適なPPAおよびTATの短縮という大きなメリットを得ることができます。」

 


■日本ケイデンス・デザイン・システムズ社
http://www.cadence.co.jp

 

プレスリリース ヘッドライン

» アーカイブ一覧

相互リンクを大募集中

E.I.Sでは、組込み技術・エレクトロニクス分野に関連するサイト・ブログとの相互リンクを大募集中です。個人で運用されているブログも大歓迎いたします。

相互リンク募集ページ

運 営

株式会社ピーアンドピービューロゥ

〒102-0092
東京都千代田区隼町3-19 清水ビル6F
TEL.03-3261-8981 FAX.03-3261-8983