2017年5月8日 プレスリリース

ケイデンス、自動車、監視カメラ、ドローン、モバイルなどの市場向けに業界初のニューラルネットワークDSP IPを発表

完全でスタンドアローンなDSPにより、毎秒1テラMACの演算能力を提供

 

・ニューラルネットワークの全ての層を実行できる完全なスタンドアローンDSP

・毎秒1テラMACの演算能力を1平方ミリメートル未満のシリコンエリアに実装可能

・汎用、プログラマブル、かつ将来にわたって使用可能で、進化していく様々な要求に対応

・ビジョン、レーダー/ライダー、センサーフュージョンなどのアプリケーションに最適

 

 

ケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下、ケイデンス)は、5月1日(米国現地時間) 、業界初のスタンドアローンで自己完結型のニューラルネットワークDSP IPコアであるTensilica® Vision C5 DSPを発表しました。

 

このIPコアは、ニューラルネットワークに必要な演算能力を高いレベルで提供し、ビジョン、レーダー/ライダー、センサーフュージョンなどのアプリケーション向けに最適化されています。Vision C5 DSPは、自動車、監視カメラ、ドローン、モバイルやウェアラブル市場などをターゲットとしており、あらゆるニューラルネットワークの演算タスクを実行できる、毎秒1テラMACの演算能力を提供します。

詳細

http://www.cadence.com/go/visionc5

 

 

ニューラルネットワークはより深く、より複雑になってきているため、演算能力に対する要求が急速に高まっています。一方で、絶えず新しいネットワークが現れ、次々に新しいアプリケーションや市場が現れるため、ニューラルネットワークのアーキテクチャは常に変化しています。このようなトレンドにより、将来にわたって運用が保証される柔軟性と低リスクを実現し、低消費電力なだけでなく高度にプログラマブルな組み込みシステムを可能とする、高性能で汎用性の高いニューラルネットワーク処理のソリューションに対するニーズが高まっています。

 

 

・ニューラルネットワークDSP 対 ニューラルネットワークアクセラレーター

 

自動車、ドローン、セキュリティーシステムなどカメラをベースとするビジョンシステムには、基本的に2種類のビジョンに最適化された演算が必要となります。1つ目は、従来の写真用またはイメージング処理のアルゴリズムを使用したカメラからの入力データの補正です。2つ目は、ニューラルネットワークベースの認識アルゴリズムにより実行される物体検出および認識です。既存のニューラルネットワークアクセラレーターのソリューションは、イメージングDSPに付加されたハードウェアアクセラレーターであり、ニューラルネットワーク処理のコードをDSP上で実行させるネットワーク層と、アクセラレーターにオフロードさせる畳み込み層に分離して処理します。この組み合わせは非効率で余計な電力を消費してしまいます。

 

Vision C5 DSPは、ニューラルネットワークに特化し最適化されたアーキテクチャを採用しているので、畳み込み関数だけでなく、あらゆるニューラルネットワークの演算層(畳み込み、全結合、プーリング、正規化)を高速化します。これにより、Vision C5 DSPが推論タスクを実行する間に、独立して画像補正アプリケーションを実行できるようメインのビジョン/イメージングDSPを解放します。ニューラルネットワークDSPとメインのビジョン/イメージングDSP間における余計なデータ転送をなくすことにより、Vision C5 DSPは競合するニューラルネットワークアクセラレーターよりも低電力なソリューションを提供し、さらにニューラルネットワーク向けの単純な、シングルプロセッサーのプログラミングモデルを提供します。

 

 

ケイデンス・コメント

Steve Roddy (Senior group director, Tensilica marketing) :

「現在多くのお客様が、数年以上出荷されない可能性がある将来の製品に向けたニューラルネットワーク推論プラットフォームの選択で、難局を迎えています。常時稼働の組込みシステム向けのニューラルネットワークプロセッサーは、低消費電力でかつあらゆる画像に対して高速に処理するというだけでなく、柔軟性があり将来にわたっても使用可能である必要があります。現在の選択肢ではどのような方法を選択してもトレードオフが必要となるため、新しいソリューションが必要であることは明白です。我々は、インテグレーションが容易で非常に柔軟性があるのと同時に、CNNアクセラレーター、GPU、CPUよりも電力効率に優れている汎用ニューラルネットワークDSPとしてVision C5 DSPを開発しました。」

 

Embedded Vision Alliance コメント

Jeff Bier氏 (Founder) :

「実際のデバイスのディープラーニング向けアプリケーションは多様性に富んでいるため、その演算性能への要求は厳しいものです。Vision C5 DSPのような特化されたプログラマブルプロセッサーにより、コストや消費電力に敏感なデバイスにディープラーニングを展開することが可能になります。」

 

 

・Vision C5 DSPの特徴および機能

 

Vision C5 DSPは自己完結型のエンジンの中でクラス最高のニューラルネットワークパフォーマンスを提供します:

 -1平方ミリメートル未満のシリコンエリアで毎秒1テラMACの演算性能(Vision P6 DSPの4倍のスループット) を持ち、ディープラーニングカーネルで極めて高い演算スループットを提供

 -1024 8ビットMACまたは512 16ビットMACにより、8ビットおよび16ビットの解像度で非常に優れたパフォーマンスを提供

 -128ウェイ8ビットSIMD、64ウェイ16ビットSIMDを備えるVLIW SIMDアーキテクチャ

 -マルチコア設計向けに構築されており、小さいフットプリントで数テラMACソリューションを実現

 -統合iDMAおよびAXI4インターフェイス

 -Vision P5 DSPおよびVision P6 DSPと同じ、実績あるソフトウェアツールセットを利用可能

 -市場で入手可能なGPUとの比較で、Vision C5 DSPは広く知られたAlexNet CNNのパフォーマンスベンチマークで最大6倍高速、Inception V3 CNNパフォーマンスベンチマークで最大9倍高速

 

Vision C5 DSPは様々なカーネルサイズ、深さ、入力ディメンションをサポートする柔軟性があり、将来にわたって使用可能なソリューションです。また、ネットワークの係数データを圧縮、伸張する機能をいくつか実装しており、進化に合わせて新しい層の追加にも対応します。これに対して、ハードウェアアクセラレーターはプログラマビリティが限定されているため、提供されるソリューションは柔軟性に欠けます。

 

Vision C5 DSPには、CaffeおよびTensorFlowなどのツールを利用して学習されたあらゆるニューラルネットワークを、実行ファイルおよびVision C5 DSP向けに高度に最適化されたコードにマッピングするケイデンスのneural network mapperツールセットが付属しており、ハンド・オプティマイズされた包括的なニューラルネットワークライブラリ関数を有効活用することができます。

 

 

■日本ケイデンス・デザイン・システムズ社
http://www.cadence.co.jp

プレスリリース ヘッドライン

» アーカイブ一覧

相互リンクを大募集中

E.I.Sでは、組込み技術・エレクトロニクス分野に関連するサイト・ブログとの相互リンクを大募集中です。個人で運用されているブログも大歓迎いたします。

相互リンク募集ページ

運 営

株式会社ピーアンドピービューロゥ

〒102-0092
東京都千代田区隼町3-19 清水ビル6F
TEL.03-3261-8981 FAX.03-3261-8983