イベント・リポート NO-7
2004年1月29日-30日　at　パシフィコ横浜
EDSF2004, 第11回FPGA/PLDコンファレンス

日本版のDesign Automation Conference（DAC）とも呼ぶべき、毎年恒例のElectronic Design and Solution Fair（EDSF）と第11回目にあたる第11回FPGA/PLDコンファレンスが１/29, 1/30の両日、パシフィコ横浜で開催された。

半導体業界の景気回復はEDA業界にも活気をもたらすことになるのだろうが、開催初日の来場者は予想より低調という印象だった。ケイデンス、メンターグラフィックス、シノプシスの３大EDAベンダは今年も揃って顔を揃え、nmプロセスのデザインに対応した幅広いデザイン・ツール、解析ツールなどを幅広く展示、デモしていた。ただし、例年、このショーで良く見かけたスイート・ルームを展示会場内に設けていたのは大手出展社の中でケイデンスだけだった。FPGAベンダでは、アルテラが出展したものの、最大手のザイリンクスは出展していなかった。また、NECエレクトロニクス、富士通、LSI LogicなどのASICベンダが昨年秋のET2003と同様にStructured ASICのプロモーションに力を注いでいたのも今年のEDSFの特色だったかもしれない。

主な出展社と展示製品は公式サイトや他の主要媒体でも紹介されると思われるので、ここでは私の個人的な趣味や関心から目にとまった出展社やユニークな製品を紹介してみる。

プロトタイピング・ボード、エミュレーション・ボード

最近、従来の大きなボードや筐体のロジック・エミュレータとは異なる、少数個の高集積FPGAを搭載した小型のASIC、ＩＰの検証用エミュレーション・ボードや、組込みシステム用の試作開発用ボードの製品を供給する企業が増えてきたように思う。

FPGAの高集積化が進展したこと、複雑なASICデザインやＩＰの検証期間を短縮したいという要求がさらに強まっていることが背景にあるのだろう。今年のEDSFでは、FPGAをベースにした試作開発／ロジック・エミュレータ・ボードが数多く展示されていた。

画像処理などのシステム開発を行っている、ソリトン・システム傘下のアステック社もこの分野に新規参入した。同社は、ソリトン・システムのブース内で、アルテラの高集積FPGA、Stratix(EP1S40：41K LE/)を搭載した汎用プロトタイピング・ボードを展示していた。FPGAのコンフィギュレーション・データのストアにコンパクトFLASHカードを使用し、DDR-SDRAMのDIMMソケットを搭載している。画像システムのベンダらしく高速のビデオDACが実装されているのもこの製品の特長かもしれない。

三菱電機マイコン機器ソフトウェアは、FPGAを使用した試作開発／教育用のラピッドプロトタイピンボード、PowerMedusaを提供しているが、今回はLSIやIPの評価に使用を意識した新製品、MU200-SXシリーズを展示していた。こちらのボードにはアルテラのStratixデバイスの、EP1S25から80までのいずれかが１個搭載されるようになっており、従来から供給されている各種の拡張ボードが接続できる。LSIテスタ用サブボードを実装できる拡張用コネクタが４個搭載されているのも大きな特徴。

三菱マイコン機器のMU200-SX （写真は試作品のもの）

この他にも、プロトタイピング・ジャパン社のブースにはスウェーデンのHARDI Electronics社のASICプロトタイピング・システム、HAPS（実物はこちら）が展示されていた。このシステムのメイン・ボードには、ザイリンクス社のVirtex II XC2V6000または8000が４個、搭載されており、FPGA自身だけでなく、ARMコアやQuickturnエミュレータなど多様な拡張オプションをドータ・ボードとして立体的に組み合わせることができる。プロトタイピング社は、複数のFPGAを使用したエミュレーション・システムで重要となる、デザインの分割ソフトウェア（Auspy社製）も展示していた。

住商エレクトロニクス（株）エスシーハイテクカンパニーのブースには、Emulation and Verification Engineering （Eve）社の低価格エミュレータ、「ZeBu」が展示されていた。PCIバス対応のこのボードは１枚で100万ゲートまでの検証が可能であり、アーム・コアを含むデザインには、下記の写真のようにハードコアのARMデバイスが JTAGベースのICE　を通じて接続され、SWのデバッグを行うこともできる。

この他にもケイデンス社がＥＤＳＦ開催前の1/28に同社のPalladiumアクセラレータ／イン・サーキット・ソリューションが、富士通のFR-VシリーズのシステムLSI検証環境用に採用されたとの発表を行っていたし（発表資料）、図研のブースでは同社が出資しているAptix社のエミュレーション・システムが展示されていた。

Ｃ言語ベースのSoCデザイン・ツール

一方、System Cに代表されるＣ言語ベースのSoCデザイン・ツールは、このEDSFでもすっかり主役の座の一角を占めるようになり、各社が最新の合成、検証ツールを展示していた。

私が目に留まったのは兼松エレクトロニクス社のブースに展示されていたANSI CベースのＣ言語HW/SW協調設計環境だった。Impulse Accelerated Technology社が開発したCoDevelopperと呼ばれるこの設計環境を使用すると、ANSI-Cで記述したシステムの機能をアルテラ（Nios）とザイリンクス（MicroBlaze）のソフトコア・プロセッサを使用した組込みシステム用ソフトウェアとHDLコードの双方を生成することできる。使用されるImpluse Cと呼ばれるこのライブラリは、ロスアラモス研究所で開発された技術をベースにしている。この技術の独占販売権を得たImpulse Accelerated Technology社はかつて、データI/O社でABELというPLD開発ツールを世界に広めた２人の中心的な人物が設立した会社と聞いて驚いた。私にこの製品の説明をしてくれた日本の輸入元、インターリンク社の社長もデータI/Oジャパンの出身者で２度びっくり。

その他の出展社

展示会場は２日目の午後ともなると、各社のブースも混雑してきた。会場の様子を写真で紹介しよう。

FPGAカンファレンスのパネル・ディスカッション

1/29の午後５時から、「FPGAの躍進とASICベンダーの逆襲」というタイトルのパネル・ディスカッションが開催されたので聴講してきた。

このパネルにはユーザ代表が２名、ストラクチャードASICベンダから３名、そしてFPGAベンダから２名が参加し、モデレータは日経BP社の小島郁太郎氏が務めた。（パネリストの一覧と詳細はこちら）。100名程を収容する会場は満席の盛況であった。

私は、数年前のFPGAカンファレンスのパネル・ディスカッションで、FPGAベンダに唯一混じって参加していた日本のASICベンダのパネリストが「当社は、FPGAをライバルと思ったことはない！」と胸を張って発言していたことをいまでもはっきりと記憶している。今年のタイトルをみれば、世の中が大きく変わったことを実感する。

このパネルは、ユーザ代表の２人が現状でのストラクチャードASICとFPGAの問題点を指摘して、それらについて各ASIC、FPGAベンダの代表が答える形で進められた。

ユーザが抱える問題点とデバイス・メーカ側の対応策はある程度、理解できたのだが、遺憾ながらパネル自体があまり盛り上がらないまま、終了したのは残念な気がした。

結局、ユーザはプロジェクトの開発に使用するデバイスを、許容される開発期間、要求されるデザイン規模や動作速度、デバイス単価、生産予定数量、開発費などからもっとも適切なデバイスを冷静に分析、判断して選択する必要があるだろうが、その判断はこのパネルを聞いていると、今後、ますます難しいことになるような気がした。

おまけ

会期中、パシフィコ横浜の最寄り駅である東急桜木町駅にはカメラを持った多くの人で混雑する異様な雰囲気だった。というのも横浜市営地下鉄「みなとみらい２１線」の開通に伴って東急東横線の桜木町駅が1/30の終電で消えてしまうからだった。

「みなとみらい２１駅」の開設により、これまで桜木町駅から徒歩で１０分程度かかったパシフィコへも今度は徒歩数分で到着できるようになるらしい。私も桜木町の表示がある駅の表示板を記念に１枚撮影した。

以上

(リポータＭ)